En electrónica, una compuerta es un dispositivo especial que generalmente dispone de por lo menos una entrada y una salida. Se la puede considerar como “una caja negra” con terminales de entrada y de salida. Nos interesa saber qué es lo que sucede dentro de esa caja, es decir, la operación que realiza entre las tensiones que se suministren a las entradas y la tensión que presenta a la salida.
Para definir qué son las compuertas lógicas o digitales, digamos que éstas realizan cinco operaciones básicas que son: OR, AND, NAND, NOR e INV (como en álgebra: suma, producto, resta, división e inversión).
Las compuertas básicas tienen dos entradas (excepto la inversora). Algo a tener en cuenta es que, generalmente, no es demasiado relevante la tensión en un punto del circuito, sino, el nivel que hemos establecido como “1” (H) lógico y “0” (L) lógico. Por cierto, cuando hablemos de tensión de alimentación (+Vcc) o tensión de nivel alto (H) nos referiremos al nivel de tensión entre ese punto y el negativo de la tensión (-Vdd) o GND (del inglés, ground), que se considera nivel bajo (L). Por tanto, se desprende que hay dos “y sólo dos” niveles, nivel alto (H) hay tensión y nivel bajo (L) no hay tensión.
Compuerta AND
Una puerta AND de 2 entradas y una salida, en su tabla de verdad, establece que siempre que una entrada esté a 0, la salida también lo estará. O sea, que ambas entradas deben estar a nivel alto 1 (H) para que la salida también esté a nivel alto H, en la tabla de verdad A y B son (nombres) las variables de entrada y S es la salida.
Compuerta OR
En el caso de una puerta OR (O) de 2 entradas, en su tabla de verdad se establece que, la salida se encontrará a nivel alto H, cuando al menos una de sus entradas esté a nivel alto H.
Compuerta INV
El caso especial de una puerta inversora INV (NO), sólo dispone de una entrada y una salida y su tabla de verdad establece, que su salida siempre será el complemento del nivel de la entrada, de ahí que algunos la llamen puerta complementaria o negada, es decir, un nivel alto H en la entrada dará un nivel bajo L en la salida.
Podemos imaginar la inclusión de un inversor en cada una de las entradas de una puerta, esto produce lo que se llama una puerta con lógica negativa, existen dispositivos lógicos con representación lógica positiva y otros con lógica negativa, en la lógica negativa el “1” es representado por el valor eléctrico más negativo (0V, por ejemplo) y el “0” por el más positivo (+5V ó +12V, por ejemplo). De ahí la necesidad de saber la lógica con la que trabaja un circuito para interpretar sus resultados. Tanto en la lógica negativa como en la lógica positiva, las tablas de verdad de cada uno de las puertas, dá como resultado la misma salida.
Compuerta NAND
Por lo expuesto, se entiende que al aplicarse un inversor en cada entrada de una puerta AND, ésta en su conjunto independientemente de la lógica, se convierte en lo que se conoce como una puerta NAND (negada AND), y su tabla de verdad así lo demuestra, compárense ambas tablas AND y NAND y se apreciará que ambas salidas son complementarias entre sí.
En la figura 1 podemos observar los símbolos de las compuertas, tanto para la norma europea como para la norma americana. En este artículo utilizaremos la norma europea para algunas figuras y la norma americana para otros, con el objeto de que el lector se familiarice con ambas y así no tenga inconvenientes cuando deba interpretar otros textos.
Elemento de Memoria
Cuando a una puerta OR se conecta su salida S a una de sus entradas A, al aplicar un 1 a la entrada libre B, la salida pasa a 1 que, lo realimenta por la mencionada entrada A, permaneciendo así hasta cortar el suministro de energía de la compuerta, (es decir, la realimentación), tendiendo así una memoria de 1 solo bit.
Compuertas Schmitt Trigger
Estas compuertas disponen de tres estados (puertas triestado), con un tercer estado de alta impedancia (Z) que, de algún modo, no tiene referencia de tensión respecto al +Vcc ni a masa. Cuando la salida de una compuerta no toma ni el estado “1” ni el “0”, la salida de esta compuerta se pone en alta impedancia Z hasta cumplir las condiciones adecuadas y de esta forma, se evita dañar la puerta.
La puerta Schmitt Trigger, es un caso especial, se comporta de forma lógica como una puerta NAND, pero el circuito que la constituye, además recorta la señal y la encuadra, de manera que su salida es realmente cuadrada (vea la figura 2).
Obsérvese que el pulso a la salida Q es ligeramente más largo que la señal de entrada I, para lo cual se adecuará el valor del condensador C de modo que no perjudique el funcionamiento del circuito.
En resumen, éstas son las compuertas más sencillas y sus tablas de verdad, no es esencial saber cómo funcionan internamente pero no se debe olvidar que las tensiones que se aplican a las entradas está en función de la tensión de trabajo o de alimentación que está determinada por el tipo de tecnología a la que pertenece y en función de la tecnología también dependerá la carga que se puede aplicar a la salida de una puerta que, por lo general es muy baja.
Elementos de Memoria y Flip – Flop
Al combinar distintas puertas entre sí, podemos obtener diferentes configuraciones que se emplean muy seguido en sistemas digitales. Una de las primeras combinaciones que se nos presenta poner en práctica, es realizar un dispositivo que cambie su estado de salida con un pulso en su entrada y permanezca en él mientras no le apliquemos un nuevo impulso en la entrada, se trata de un elemento de memoria.
Veamos el caso de un elemento de memoria llamado Flip-flop RS, debido a que posee dos entradas RS (Reset y Set). Dispone también de dos salidas que son complementarias entre sí, Q y Q negada. Su salida Q estará a 1, al alimentarla y funciona así: al aplicar un 1 en su entrada R, la salida Q pasa a 0 y permanece así, aunque se aplique un nuevo 1 en la misma entrada R, el estado de la salida Q, continua a 0 y la salida complementaria Q en 1. Al aplicar un 1 en la entrada S, la salida Q pasa de nuevo a 1, con el primer impulso y permanece a 1, hasta repetir el paso anterior.
Se comporta como una memoria guardando un 1 (dato) de forma permanente. Es decir, al aplicarle un impulso en su entrada Set (puesta a 1), su salida Q pasa a estado alto 1. Si volvemos a aplicar otro impulso en la misma entrada S, nada cambia, si queremos que cambie su estado, se deberá aplicar un nuevo impulso, esta vez, en la otra entrada Reset o Puesta a Cero.
En la figura 3 podemos ver el circuito de un FF (Flip-flop) RS, el cual está compuesto por dos compuertas realimentadas NOR. Con el agregado de dos resistencias, como vemos en la parte derecha de la figura se puede considerar como una célula de memoria la cual, una vez en estado alto H, no pasa a nivel bajo L mientras no se aplique una señal de puesta a cero PAC (Reset). Una vez establecido el estado inicial, en las entradas set S y reset R, conectaremos sendas resistencias a masa y también un conmutador entre las entradas y la alimentación al común, de modo que desde él podamos introducir cambios sucesivos en las entradas y por consiguiente, obtener una salida que cambie su nivel a nuestra voluntad. En la figura 4 se puede observar el diagrama de tiempos.
El FF RS posee un estado de indeterminación y para aplicaciones prácticas sería conveniente tener un elemento de memoria que nos asegurara la no indeterminación. La solución pasa por disponer un inversor entre las entradas R y S, esto hará que estas entradas estén en oposición entre sí, evitando el estado de indeterminación. Se puede intercalar un inversor entre las dos entradas, de modo que no tengamos el estado de indeterminación.
De esta manera tendríamos una sola entrada de datos a la que llamamos D, y necesitando nuevas entradas en el FF, para poner la salida a 1 (Preset) y de borrado (Clear) para ponerla a 0, además de, una entrada de reloj (CLK) para que los datos estén presentes en la salida, de acuerdo al estado de la entrada pero sólo cuando se coloca el pulso de reloj.
En la figura 5 podemos ver el símbolo de este nuevo elemento de memoria, llamado Flip-Flop D. Podemos apreciar todas estas entradas y las salidas Q y su complemento, también vemos que la salida Q sigue a la entrada D, mientras la señal de CLK esté alta. Además se puede apreciar un elemento nuevo, el flanco de subida de la señal de reloj, que establece el momento de intercambio del dato de entrada en D a la salida Q. Mientras el Terminal de reloj (CLK) esté en alto, los datos presentes en D se reflejarán en la salida.
En algunos textos hacen una diferenciación entre Flip Flop y báscula, la diferencia entre el Flip-flop D y la báscula D, está relacionado con la forma de utilizar la señal de reloj. El estado de salida de la báscula aparece sólo en el instante en que la señal de reloj pasa del nivel lógico bajo L al nivel alto H, y en ningún otro caso. Es decir con el flanco ascendente del reloj. Es decir, la transición de un dato en la entrada D, a la salida Q, en las básculas D, se produce con el flanco de subida o flanco activo y en un Flip-Flop D, ocurre mientras el reloj esté en alto, no sólo durante un flanco. Nosotros preferimos diferenciar al FF indicando que es disparado por flanco o por nivel.
Algunos Consejos Útiles
En electrónica digital, generalmente se considera que las señales digitales son perfectamente cuadradas y se da por sentado que están exentas de rebotes, lo cual puede ser una fuente de fallas o errores si no se toman recaudos. A continuación, veremos cómo podemos generar un impulso sin rebotes.
Al cerrar un interruptor, se produce un rebote mecánico de sus contactos que no se puede evitar, que producen más de un cierre del circuito (cuando se trata de electrónica digital, éste es un problema muy grave). Lo que queríamos era un único pulso, pero tenemos una sucesión de ellos, o sea que ha aparecido el rebote, produciendo un número indeterminado de pulsos.
Para proteger un pulsador del efecto rebote existe una gran variedad de opciones. Se debe considerar como mejor circuito, aquel que utilizando un mínimo de componentes, dé un buen resultado. En la figura 6 vemos una opción que utiliza un interruptor I, una puerta lógica Schmitt Trigger G (74LS13, CD4093) junto y un capacitor electrolítico C, cuyo valor puede ser de 0,5µF y un par de resistencias R de 1kž.
